中国现役顶尖芯片：技术挑战是什么？

1958年9月12日，杰克·基尔比(Jack S.Kilby，1923-2005）发明了人类历史上*块集成电路，吹响了人类进入“硅时代”的角。1965年，河北半导体研究所在封闭的环境下，依靠自己的力量，研制成功一种采用介质隔离的DTL型数字电路，宣告了*块硅基数字集成电路的诞生，中国集成电路产业翻开了历史的一页。

图源：中国电子报

近60年来，我国集成电路产业从无到有，锲而不舍，自主创新，研制出一批又一批的芯片，有力支撑了我国国民经济和国家安全的发展。尤其是华为海思的麒麟9000芯片，更是中国芯片的登峰之作。但是,在美国禁令下，中国台积电公司不再为华为公司代工芯片，麒麟9000芯片如今已成为绝唱。那么，目前为止，现役的中国*芯片是怎么样的呢？

一、现役中国*芯片

根据“谁主张，谁举证”的规则，本文作者给出了“现役中国*芯片”的判断规则：

1.原则上应该有国外对标芯片产品，而不仅仅是关键技术；

2.每年的全球市场份额不少于100亿美元；

3.国产芯片的性能参数应该接近、达到或者超过国外对标芯片产品水平；

4.在中国大陆设计及制造，已经进入市场，并取得销售额。

最后，能满足上述4个条件的中国芯片，目前只有长江存储的3D NAND闪存芯片X3-9070。

二、NAND闪存芯片的重要市场地位

半导体存储器是是指通过对半导体电路加以电气控制，使其具备数据存储功能的芯片，具有标准化、强周期等特点，被称为芯片领域的“*宗的单一产品”， 占据了芯片总市场份额的约25%。半导体存储器广泛应用于计算机、数据中心、网络通信、消费电子、汽车电子、工业电子等诸多领域。所谓的“有数据就有存储”！随着物联网、大数据、人工智能的快速发展，海量数据对半导体存储器的存储密度和数据可靠性提出了更高要求。尤其是，固态硬盘消耗了大量的NAND 闪存芯片。

半导体存储器主要包括DRAM芯片、NAND 闪存芯片和NOR 闪存芯片三个相对独立、各司其职的类别。DRAM 和 NAND FLASH 占据*的主导地位。共计占据半导体存储器市场份额的约98%。在数以万计的芯片种类中，DRAM芯片是当之无愧的“芯片状元”。NAND闪存芯片的市场份额仅略低于DRAM芯片，是当之无愧的“芯片榜眼”！据欧洲知名半导体分析机构Yole发布的报告显示，2021年，NAND闪存市场份额达到了近670亿美元，同年，NAND闪存总容量也达到了5855亿GB。

NAND闪存芯片的市场份额 。图源：Yole

三、什么是 平面NAND闪存芯片？

1984年，日本东芝公司工程师藤尾增冈发明了一种电存储介质。它能在没有电源的情况下存储信息，可以将数据保存达10年以上，这就是闪存的概念。1987年，日本东芝公司研制出了全球*块NAND闪存芯片。其工作原理是一种电压元件,基于电子隧穿效应,将电子注入储存单元中的浮动栅极,从而改变其电荷量,实现信息存储和读取。

2017年4月东芝存储器集团从东芝公司剥离，并于2019年10月正式更名为KIOXIA，中文名为铠侠。当前，铠侠是仅次于韩国三星电子公司的NAND闪存芯片生产厂商。

NAND闪存芯片是一种非易失性技术，以字节为单位进行编程，以“块（block）” 为单位进行擦除，断电后可长期保持信息,操作不需要高电压操作,每比特的成本更低，性能更高，成为高密度数据存储的理想载体，广泛应用于移动通信、消费数码、计算机、服务器及数据中心。

具体来说，NAND闪存可以电擦除和重新编程。在NAND中，数据存储在存储单元中，并由“0”或“1”表示。一个单元可以存储每个单元1个比特（0，1）以及每个单元2、3和4个比特。在所有情况下，即使在系统中关闭电源后，数据仍会被存储。

多年来，该行业一直使用平面NAND技术。在平面NAND中，一系列存储器单元沿着水平串串联连接。传统的闪存单元包括具有控制栅极和浮置栅极的平面晶体管结构。通过向单元施加电压来存储电子并从浮置栅极移除电子。

平面NAND技术原理。图源：Bing

30多年来，通过改进工艺技术、电路设计、编程算法和光刻技术，各大厂商将平面NAND中的单元尺寸从120nm扩展到1xnm节点，使容量增加了100倍。然而，当存储单元结构特征尺寸达到了15nm的极限，平面NAND闪存芯片走到了尽头。具体表现为：沟道的掺杂浓度难以控制，随机电报噪声和电子注入统计扩大了阈值分布，从而导致器件的耐久性和数据保持特性变差。

随着人们对速度和存储容量的要求越来越高，为了提高存储密度，除了在工艺上不断缩小单元尺寸，以提高单位面积上的集成度外，更是在平面NAND 的基础上，发展了3D NAND，容量也从最初的4Mb增加到1.33Tb，实现了33.3万倍的增长。

四、 3DNAND闪存芯片的发展

如上所述，平面NAND由具有存储单元的水平串组成。在3D NAND中，存储单元串被拉伸、折叠并以“U形”结构垂直竖立。也就是说，存储单元是以垂直方式堆叠的，层数代表了堆叠在一起的字线的数量，单元密度直接随着堆栈中层数的增加而增加，字线层中切割出一个垂直的柱子。当柱子与每条字线相交时，就代表了一个物理单元。这个单元就是在这个相交处形成的。

下图显示了3D NAND单元阵列架构。字符串沿垂直方向放置。字线（WL）具有板状形状并且垂直堆叠用于3D单元堆叠。在一个块的漏极侧（SGD）有多个选择栅极。NAND串的沟道具有圆柱体形状。通过施加电压，电子被带进和带出绝缘电荷存储膜，信号被读取。

3D- NAND闪存芯片。图源：百度

块是擦除操作的一个单元，3D NAND中有两种类型的擦除方法。分别是体擦除和GIDL擦除。体擦除中，NAND串被连接到Si衬底，并且空穴被从Si衬底提供给NAND串，获取正体电势，实现擦除。在GIDL擦除中，NAND串与硅衬基去耦合，形成N+源极层。在擦除期间，通过GIDL机制在源极和漏极N+结处产生电子-空穴对，以向NAND串提供空穴。

体擦除（左）和GIDL（右）擦除的原理。图源：Electronics杂志

2022年9月，基于CMOS阵列下（CuA）架构，即将 NAND 的大部分逻辑置于 NAND 存储单元之下，美国美光公司推出了全球*232层NAND。美光的232层 NAND实现了有史以来最高的每平方毫米TLC密度：14．6Gb／mm2, 比当今市场上的TLC竞品高35%到100%。232层NAND采用新的11．5mmx13．5mm封装发货，其封装尺寸比美光前几代产品小28％。高效利用了电路板空间，更大容量和更小封装的结合更适用于各种应用场景。目前，美光的232层NAND已在该公司的新加坡工厂量产。从产品化的角度来看，这意味着美光现在还可以通过堆叠 16 个 232层 裸片来生产 2TB 存储芯片。

五、 3DNAND闪存芯片制造技术的挑战

如何开发出尺寸更小、速度更快、功耗更少、成本更低，同时容量更大的3D NAND，一直是存储芯片制造工程师不断面临的复杂挑战。增加堆叠层数*的困难是确保堆叠从上而下的统一性，这对于正确对齐所有的层和连接柱是必不可少的，具体来说：

1）高纵横比（HAR）刻蚀工艺，以实现微小的垂直沟道。

2）在存储单元之间获得足够的驱动电流。

3）CMOS阵列下逻辑芯片设计优化。

4）晶圆翘曲。

3D NAND的架构有两种，一种架构是韩国三星公司提出的单层模式，例如，三星的92层3D NAND设备将所有92层堆叠在同一芯片上。三星的128层技术在同一芯片上堆叠128层。通过将所有所需的层堆叠在一个芯片上，制造商可以减少成本和开发时间。但128层已经是单层架构的极限了。原因是HAR蚀刻工艺步骤。一次蚀刻128层的堆叠目前是可行的，再多就不行了。

另一种架构是双层模式。例如，在96层器件中，一些器件将两个48层结构堆叠在彼此之上。Micron将两个116层的结构堆叠在一起，从而形成232层的器件。显然，双层模式减轻了刻蚀工艺的指标要求，但增加了更多的步骤和成本。

3D NAND闪存芯片制造流程。图源：Jim Handy, The Memory Guy

首先，在基底上沉积一层材料，然后在顶部沉积另一层材料。该过程重复数次，直到给定的器件具有所需的层数。每个供应商都使用不同的一组材料来创建一堆层。例如，在三星的3D NAND技术中，该公司在基板上沉积氮化硅和二氧化硅的交替层。

理论上，供应商可以堆叠无限数量的层。但随着更多层的添加，难点在于堆叠具有精确厚度和良好均匀性的层。此外，当沉积越来越多的层时，薄膜中的应力会积聚起来，这可能会使晶片翘曲并扭曲图案。后续采用双层模式时，对准会变得更加困难。

HAR刻蚀是最困难的环节。刻蚀机必须从器件堆叠的顶部钻到底部衬底的微小圆孔或通道。通道使单元能够在垂直堆叠中彼此连接。在这个过程中，首先将碳基材料沉积在叠层上。这种材料变成了一个坚硬的掩蔽层。下一步是在硬掩模的顶部形成孔的图案。刻蚀机以70:1的纵横比在同一个芯片中刻蚀出数百万个微小的通道，每个通道必须平行且均匀。并且随着蚀刻工艺深入沟道，蚀刻速率趋于降低。孔也可能出现特征尺寸的变化。

使用各种检测工具测量单通道内部的均匀性和轮廓也是困难的环节。更高的纵横比结构将带来新的、更厚的硬掩模和更宽的间距字线，进一步挑战传统的检测能力。更高的纵横比沟道孔和字线隔离进一步削弱了划线靶和器件结构之间的相关性。这些应用的计量需要转移到管芯内、器件上，并与更高的长宽比结构相一致。另外，用多晶硅材料对微小的垂直沟道进行内衬，然后用氧化物填充沟道，也是一个难点。随着垂直通道变得越来越高，层越来越多，存在沟道移动性。多晶硅沟道的迁移率和可变性在很大程度上取决于晶粒尺寸和陷阱密度。

六、中国NAND闪存芯片的顽强崛起

公开资料显示，2016年7月，国家存储器基地项目在武汉启动，该项目一期和二期投资达240亿美元。

公开资料显示，2016年12月22日，清华紫光联合其他公司共同出资成立长江存储科技控股有限责任公司（长江控股），实现对长江存储科技有限责任公司的控制，紫光将出资197亿元持有长江控股51.04%股权。

长江存储科技有限责任公司，即国家存储器基地，是一家专注于3D NAND闪存设计制造一体化的IDM集成电路企业，同时也提供3D NAND闪存晶圆及颗粒，嵌入式存储芯片以及消费级、企业级固态硬盘等产品和解决方案。

2017年10月，长江存储通过自主研发和国际合作相结合的方式，成功设计制造了中国*3D NAND闪存。打破国外半导体厂三星、SK海力士、美光、英特尔、东芝、西部数据等的技术垄断。

2019年9月，搭载长江存储自主创新 Xtacking® 架构的第二代TLC 3D NAND闪存正式量产。与其它厂商技术不同，长江存储首创的Xtacking®架构在两颗不同的晶圆上制造两种电路，然后再进行封装连接。就像搭积木一样，读写单元和存储单元可以独立生产，不仅降低生产成本，还大大提升了闪存性能。

2020年4月，长江存储宣布第三代TLC/QLC两款产品研发成功，其中X2-6070型号作为*第三代QLC闪存，拥有发布之时业界最高的I/O速度，最高的存储密度和最高的单颗容量。

2022年8月份，长江存储正式发布200层+3D NAND闪存芯片产品X3-9070，这是基于晶栈3.0（Xtacking 3.0）架构的第四代3D TLC NAND闪存芯片。长江存储首创的Xtacking 3.0相比上一代产品，X3-9070性能提升50%，功耗降低25%。另外，该架构可以实现高效的产品开发效率，和同类厂商相比大约能减少3个月的开发时间。X3-9070是中国有史以来存储密度最高的闪存颗粒，2022年12月开始进行量产。

需要指出的是，层数是闪存的性能最关键技术指标，层数越多，单位空间存储密度就越大，总存储容量越容易提升。当然，接口速度、可靠性、随机读取性能、能耗、每单元位数等指标也很重要。

3D NAND闪存芯片的立体结构更依赖于刻蚀机和物理沉积设备，而不是光刻机来实现。当然，水浸没式DUV光刻机是量产高性能3D NAND闪存芯片的必要前提。但是，3D NAND闪存芯片的量产并不需要EUV光刻机。祝福长江存储的200层+3D NAND闪存芯片产品X3-9070！

【本文由投资界合作伙伴微信公众号：芯光社ChipHub授权发布，本平台仅提供信息存储服务。】如有任何疑问，请联系（editor@zero2ipo.com.cn）投资界处理。